Tamanho da fonte: 

O enfoque deste trabalho reside em avaliar o desempenho de um Filtro Ativo Paralelo (FAP) que utiliza FPGA-in-the-loop (FIL). O FPGA foi utilizado para realizar os cálculos das correntes de referência e para implementar os controladores discretos para as compensações necessárias. A descrição dos circuitos é realizada no Quartus II® e a placa utilizada é da Altera®, modelo Cyclone IV DE2-115. Os resultados obtidos foram satisfatórios e confirmaram o FPGA como um dispositivo digital apropriado para operação paralela de múltiplos compensadores. Também foi possível demonstrar a efetividade da técnica FIL para validação de circuitos digitais e sistemas de controle.